

A Power Efficient Delta-Sigma ADC with Series-Bilinear Switched Capacitor Topology

Mathematical Analysis of Oversampling, Quantization Noise Shaping, and 16-Bit Precision

Authors: D. S. Shylu & S. Sam Paul • Journal: TELKOMNIKA • Volume: 18(5), pp. 14034 • DOI: 10.12928/TELKOMNIKA.v18i5.14034
• Year: 2020

Ringkasan Eksekutif & Landasan Teoretis

Makalah penelitian mengenai arsitektur konverter analog-ke-digital tipe Delta-Sigma ($\Delta\Sigma$) berdaya rendah. Mengulas mekanisme penataan derau kuantisasi (noise shaping), oversampling digital filtering, dan jaminan resolusi efektif (ENOB) 16-bit pada pembacaan sensor analog berkecepatan rendah-menengah.

Spesifikasi Teknis & Relevansi Perangkat Keras / Metodologi

Parameter Topologi	Karakteristik $\Delta\Sigma$ ADS1115	Keuntungan Instrumentasi
Oversampling Ratio (OSR)	Tinggi (penyaringan derau frekuensi tinggi)	Menghilangkan kebutuhan filter antialiasing orde tinggi
Noise Shaping	Derau kuantisasi digeser ke frekuensi tinggi	Area pita sinyal sensor TMR (DC-10 Hz) sangat bersih
Resolusi Efektif (ENOB)	Hingga >15 bit efektif	Menjamin integritas data numerik analit formalin

Mekanisme Ilmiah & Formulasi Matematis Terverifikasi

Keunggulan Arsitektur $\Delta\Sigma$: Modulator $\Delta\Sigma$ mengintegrasikan sinyal selisih masukan secara kontinu, menghasilkan rata-rata statistik digital yang memfilter fluktuasi transien tegangan acak.

Dokumen Monograf Teknis Resmi • Diproses dan Diverifikasi untuk Sistem Kepustakaan Ilmiah Terpadu Tugas Akhir Jurusan Fisika UIN SGD Bandung •
Kunci Sitasi BibTeX: [shylu2020power]